ENGLISH 简体中文 日本語 한국어  



   
 
请输入关键词或器件型号    



DS31256
256通道、高吞吐率HDLC控制器

256通道HDLC控制器,能够处理60路T1或64路E1数据流,或者是2路T3数据流

不推荐在新产品中使用
型号 替代产品 说明
DS31256 n/a 该型号仍在供货,但不推荐用于新的设计。
DS31256+ n/a
DS31256B n/a


  快速浏览     技术文档     定购信息     更多信息     所有内容  
数据资料
完整的数据资料 (PDF, 1.2MB)
英文 下载数据资料(PDF)下载

勘误表
  • 勘误表 DS31256 31256B2.pdf
  • 勘误表 DS31256 31256A2.pdf
  • 概述
    DS31256是一款256通道高层数据链路控制器(HDLC),能够处理最多60路T1或64路E1数据流或2路T3数据流。16个物理端口中的任意一个可以处理一路、二路或四路T1或E1数据流。DS31256由以下模块组成:第1层、HDLC处理、FIFO、DMA、PCI总线、以及本地总线。

    总共有16个HDLC引擎(每个端口一个),信道化模式下每个都能够以高达8.192Mbps的速度工作,非信道化模式下最高至10Mbps。DS31256的端口0、1和2还具有三个高速HDLC引擎。它们能够以高达52Mbps的速度工作。

    关键特性   应用/使用
    • 256个独立的双向HDLC通道
    • 高达132Mbps的全双工吞吐率
    • 支持最多60路T1或64路E1数据流
    • 16个物理端口(16个Tx和16个Rx),能够独立地配置为信道化或非信道化工作方式
    • 三个高速(52Mbps)端口,其它端口能够达到10Mbps速度(非信道方式)
    • 每个信道方式端口可以处理1、2或4路T1或E1线路
    • 每信道双向DS0环回
    • 可订制端口电平
    • 支持透明模式
    • 带自动误码插入能力的片上误码率测试器(BERT)
    • BERT功能可以指派到任何HDLC通道或端口
    • 在接收和发送方向上大容量的16kB FIFO
    • 高效的分散/集中DMA提高存储器效率
    • 接收数据包带有时间标记
    • 发送包优先级设定
    • V.54环回码检测
    • 本地总线允许PCI桥接或本地访问
    • 支持Intel或Motorola总线信号
    • 反向兼容DS3134
    • 33MHz 32位PCI (V2.1)接口
    • 3.3V低功耗CMOS,容许5V I/O
    • 支持IEEE 1149.1 JTAG
    • 256引脚塑封BGA (27mm x 27mm)


    其它特性详见于PDF数据资料第6页。

     
  • 信道化及无干扰信道(非信道化) T1/E1和T3/E3
  • 高密度帧中继接入
  • 高密度V.35
  • 具有多链路PPP支持的路由器
  • SONET/SDH EOC/ECC终端
  • 三HSSI
  • xDSL接入多路复用器(DSLAM)

    应用笔记
  • App Note 390: DS31256 and T1/E1 Interface - DS31256 (English only)
  • App Note 392: DS31256 Gapped Clock Applications - DS31256 (English only)
  • App Note 399: DS31256 Loopback Modes - DS31256 (English only)
  • 应用笔记2867:DS31256的初始化步骤 - DS31256
  • 应用笔记2871:DS31256 HDLC控制器的配置步骤—配置模式 - DS31256
  • 应用笔记2872:DS31256 HDLC控制器的配置步骤—桥接模式 - DS31256
  • App Note 3071: Internal Test Registers for the DS31256 - DS31256 (English only)
  • 应用笔记3259:DS31256 Envoy - 寄存器转储例程 - DS31256
  • App Note 3344: DS31256 -- T3/E3 MUX/DS3112 Hardware Connections - DS31256 (English only)
  • App Note 3345: Examples of DS31256 Applications - DS31256 (English only)
  • App Note 3347: DS31256 Unchannelized T3/E3/HSSI/VDSL Port Configuration for Bridge Mode Applications - DS31256 (English only)
  • 应用笔记3475:DS31256的PCI总线利用率 - DS31256
  • App Note 3760: Interleaved Bus Operation - DS31256 (English only)
  • App Note 3818: Enabling Fractional-T1(FT1) Loopback Detection on the DS31256 - DS31256 (English only)

    评估板

    设计指南
  • 通信 (PDF)

    可靠性报告
  • 可靠性报告: DS31256.pdf (English only)

    软件/模型
  • DS31256_B1 BSDL模型
  • DS31256_B2V BSDL模型
  • DS31256 BSDL模型
  • DS31256_A2 BSDL模型
  • DS31256_B2 BSDL模型
  • DS31256 Cadence Concept符号
  • DS31256逻辑符号-XML格式
  • DS31256 IBIS模型

    定购信息
    注:

    1. 购买产品,请访问:http://www.maxim-ic.com.cn/sales
    2. 没有找到您所需要的器件?请咨询我们的应用工程师。我们的专家会帮助您找到合适的器件,通常在一个工作日内回复。
    3. 型号尾缀:T或T&R = 卷带; + = RoHS/无铅; # = RoHS/无铅豁免权。详细信息请参考:完整的数据资料型号命名规则
    4. * “封装代码/变更”提供产品使用的变更信息。注意:型号尾缀中的“+”、“#”和“-”表示器件的RoHS状况,封装图上可能显示不同的尾缀字符。


    器件: 1-2 of 2

    DS31256 免费样品 采购
    封装: 类型 引脚 占位面积
      封装图编码/变更 *
    温度 RoHS/无铅?
    材料分析
    DS31256  
    PBGA;256引脚;729mm²
    封装图: 21-0307 (PDF)
    Land Pattern: 90-0267 (PDF)
    使用封装码/变更:V256-2*
    0°C至+70°C RoHS/无铅:
    材料分析
    DS31256B  
    PBGA;256引脚;729mm²
    封装图: 21-0307 (PDF)
    Land Pattern: 90-0267 (PDF)
    使用封装码/变更:V256-2*
    0°C至+70°C RoHS/无铅:
    材料分析

    更多信息
  • 新品发布 2002-11-21  (English only)

    没有找到你需要的产品吗?
  • 应用工程师帮助选型,下个工作日回复
  • 参数搜索
  • 应用帮助
  •  快速浏览   技术文档   定购信息   更多信息  
     概述 
     关键特性 
     应用/使用 
     关键指标 
     图表 

     数据资料 
     勘误表 
     应用笔记 
     设计指南 
     工程期刊 
     可靠性报告 
     软件/模型 
     评估板 

     价格与供货 
     样品 
     在线订购 
     封装信息 
     无铅信息 

     相关产品 
     注释、注解 
     评估板 

    2006-01-27
    本页最后一次更新: 2008-04-09


            •         •         •     隐私权政策     •     法律声明

        © 2009 Maxim Integrated Products版权所有