通过我们的测试和对大量器件VDD电压的测试,发现这些信号调理器可承受更长爬升时间,即允许VDD在12ms的时间内缓慢地从0线性增加至5V,任何情况下,器件都能成功地在模拟模式下启动。然而,要确保信号调理器在模拟模式下成功启动,摆率不能低于0.2ms。
VDDF电源要求 VDDF电源为闪存供电,必须满足数据资料规定的释放POR信号、第一次访问控制寄存器时的电平。为在启动时成功地从闪存读取控制寄存器数据,必须在加载VDD信号10µs内加载VDDF信号。如MAX1452/MAX1455数据资料所示,任何情况下,最低VDDF工作电压为4.5V。测试结果表明闪存在低至3.5V电压下即可正常工作。但在低于4.5V电压时,闪存工作性能不能保证。
VDDF引脚上的RC滤波器(连接在引脚VDD和VDDF之间的电阻R和连接在引脚VDDF和GND之间的电容)用来抑制读取闪存带来的浪涌电流。闪存读操作每隔1ms (速率为1kHz)刷新暂存寄存器(五个DAC对应五个暂存寄存器)。大电流持续时间约为1µs,且其峰值为20mA。由于大电流持续时间非常短,仅为工作时间的1/1000,所以该浪涌电流带来的影响可以忽略不计。然而,如果VDDF引脚没有接RC滤波器,即使对于电流足以满足要求的电源,在VDDF和VDD电源上也会出现明显的电压跌落VDD电源的电压跌落会影响到信号调理电路,并在输出信号上产生噪声。
下载,PDF格式 (24kB) AN3733, AN 3733, APP3733, Appnote3733, Appnote 3733